

3D チップレットに向けたナノポーラス Cu 構造による Cu-Cu 接合技術

三菱マテリアル株式会社 三田工場 技術開発室
古山大貴, 中川卓眞, 片瀬琢磨, 中川 将

1. はじめに

近年, AI 技術を含めたデジタル化技術の急速な進展により, 半導体デバイスの性能向上も急速に求められており, 半導体業界ではトランジスタの素子数がおよそ 2 年ごとに倍増する「ムーアの法則」に沿って微細化が進んできた。一方, 微細化の限界, ムーアの法則の鈍化に伴い, スケーリング則を踏襲した「More Moore」という概念と, 多次元集積をはじめとした非スケーリング路線の「More than Moore」が再定義され¹⁾, 前者は主に前工程に, 後者は主に後工程 (実装工程, パッケージング技術) に重要な役割があると考えられる。半導体パッケージングにおける実装技術としては, フリップチップ実装と呼ばれる突起状の電極 (バンプ) を用いた接合方法が主流であり, 2.5 次元実装技術, 3 次元実装技術, 複数素子を一つのパッケージに収めるチップレットを応用した技術などが盛んに開発されている。フリップチップ実装の代表技術としては, 図 1 に示すように, Sn 系はんだを用いて, C4(Controlled Collapse Chip Connection)技術, Cu pillar を用いた C2(Chip Connection)技術, マイクロバンプ接続技術と微細ピッチに対するニーズの進化に対応した技術の開発が進んできた²⁾。近年, 更なる微細化に向けて, はんだを用いない Cu-Cu の直接接合技術として, ハイブリッドボンディングが実用化されている³⁾。ハイブリッドボンディング技術は極微細領域において優れた技術であるが, 従来のフリップチップ実装と比較して, CMP(Chemical Mechanical Polishing)による平坦化処理, 接合前の表面活性化処理をはじめとした高精度かつ複雑なプロセスが必要であり, 用途によっては課題が残っている。このように Cu-Cu 接合技術適用に向けた開発は盛んに行われている。

本稿では, フリップチップ実装技術で広く量産されているはんだ接合技術では難しい領域を達成できる新しい Cu-Cu 接合技術の 1 つとして, 当社で開発中の電気めっき法により形成した, ナノ結晶と空隙構造を同時に有するナノポーラス Cu 構造を用いた接合技術を紹介する。




図 1 フリップ実装技術における代表技術の変遷